# IMAGE SENSOR

Publication number: JP11121731 Publication date: 1999-04-30

Inventor: CHIYOU KOUYUU; SAKAKURA MASAYUKI; SATOU

YURIKA

Applicant: SEMICONDUCTOR ENERGY LAB

Classification:

- international: H01L27/146; H04N5/335; H01L27/146; H04N5/335;

(IPC1-7): H01L27/146; H04N5/335


- European:

Application number: JP19970306516 19971020 Priority number(s): JP19970306516 19971020

Report a data error here

#### Abstract of JP11121731

PROBLEM TO BE SOLVED: To form an active image sensor at high density on a glass or quartz substrate. SOLUTION: A selection transistor Ts comprising a thin film transistor, an amplifier transistor Ta and a reset transistor Tr are formed in a matrix circuit. A photodiode PD is formed on the matrix circuit through an insulating layer. A power supply line 104 is commonly used by adjacent two lines so as to decrease the number of lines per picture element. The whole transistors in a unit 100 are formed on an insular semiconductor thin film so as to decrease the number of contact holes per picture element.



Data supplied from the esp@cenet database - Worldwide

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

# (11)特許出願公開番号

# 特開平11-121731

(43)公開日 平成11年(1999)4月30日

|                           | · · · · · · · · · · · · · · · · · · · |               |   |
|---------------------------|---------------------------------------|---------------|---|
| (51) Int.Cl. <sup>6</sup> | 徽州記号                                  | F I           |   |
| HO1L 27/146               |                                       | H01L 27/14    | E |
| H 0 4 N 5/335             |                                       | H 0 4 N 5/335 | E |


# 審査請求 未請求 請求項の数7 FD (全 14 頁)

| (21)出顯番号 | 特顧平9-306516      | (71)出顧人 | 000153878<br>株式会社半導体エネルギー研究所        |
|----------|------------------|---------|-------------------------------------|
| (22) 削顧日 | 平成9年(1997)10月20日 | (72)発明者 | 神奈川県厚木市長谷398番地                      |
|          |                  |         | 神奈川県厚木市長谷398番地 株式会社半<br>導体エネルギー研究所内 |
|          |                  | (72)発明者 |                                     |
|          |                  |         | 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内    |
|          |                  | (72)発明者 | 佐藤 由里香                              |
|          |                  |         | 神奈川県厚木市長谷398番地 株式会社半<br>導体エネルギー研究所内 |
|          |                  |         |                                     |

# (54) 【発明の名称】 イメージセンサ

# (57)【要約】

【課題】 ガラスや石英基板上に、アクティブ方式のイ メージセンサを高密度に形成する。 【解決手段】 マトリクス回路には、薄膜トランジスタ でなる選択トランジスタTs、増幅トランジスタTa及びリ セットトランジスタTrが形成される。フォトダイオード PDはマトリクス回路上に絶縁層を介して積層される。電 源線104は隣接する2列で共有され、1画素当たりの 配線数を削減する。単位ユニット100を内に形成され る全てのトランジスタを1つの島状半導体薄膜に形成 し、1 画素当たりのコンタクトホール数を少なくする。



105,106,107:コンタクトホール Ta:増催トランジスタ Tr:リセットトランジスタ

PD:フォトダイオード (光電安換部)

#### 【特許請求の範囲】

【請求項1】 絶縁表面を有する基板上に形成され、光 電変換部と、前配光電変換部で検出された光信号を読み 出すマトリクス回路とが積層されてなり、複数の画素を 有するアクティブ方式のイメージセンサであって、 前記マトリクス回路は

信号線、電源線、リセット線及び選択線と、

前記画素ごとに薄膜トランジスタでなるリセットトラン ジスタ、選択トランジスタ及び増幅トランジスタとを有 1

隣接する2画素において、前記リセットトランジスタ及 び前記増幅トランジスタは共通の前記電源線に電気的に 接続され、かつ前記選択トランジスタは異なる前記信号 線に電気的に接続されていることを特徴とするイメージ センサ

【請求項2】 絶縁表面を有する基板上に形成され、光 電変換部と、前記光電変換部で検出された光信号を請み 出すマトリクス回路とが積層されてなり、複数の画素を 有するアクティブ方式のイメージセンサであって、 前記マトリクス回路は、

信号線、電源線、リセット線及TS選択線と

前記画素ごとに薄膜トランジスタでなるリセットトラン ジスタ、選択トランジスタ及び増幅トランジスタとを有

隣接する2画素において、前記リセットトランジスタ及 び前記増幅トランジスタは共通の前記電源線に電気的に 接続され、前記選択トランジスタは異なる前記信号線に 電気的に移跡され、

当該隣接する2画素に形成される前記リセットトランジ スタ、選択トランジスタ及び増幅トランジスタの活性層 は1つの島状半導体弾膜でなることを特徴とするイメー ジセンサ.

【請求項3】 絶縁表面を有する基板上に形成され、光 電変換部と、前記光電変換部で検出された光信号を読み 出すマトリクス回路とが精層されてなり、複数の画素を 有するアクティブ方式のイメージセンサであって、 前記マトリクス回路は、

信号線、選択線及びリセット線と、

前記光電変換部の下部電極と前記信号線、選択線及びリセット線との間に形成され電源電位に固定されたシールド電極と

前記画素ごとに、薄膜トランジスタでなる選択トランジ スタ、増幅トランジスタ及びリセットトランジスタとを 有し、

前記リセットトランジスタ及び前記増幅トランジスタは 前記シールド電極に電気的に接続されていることを特徴 とするイメージセンサ。

【請求項4】 絶縁表面を有する基板上に形成され、光電変換部と、前記光電変換部で検出された光信号を読み出すマトリクス回路とが積層されてなり、複数の画素を

有するアクティブ方式のイメージセンサであって、 前記マトリクス回路は

信号線、選択線及びリセット線と、

前記光電変換部の下部電極と前記信号線、選択線及びリセット線との間に形成され電源電位に固定されたシールド電極と、

前記画素ごとに、薄膜トランジスタでなる選択トランジ スタ、増幅トランジスタ及びリセットトランジスタとを 有し

前記リセットトランジスタ及び前記増幅トランジスタは

前記シールド電極に電気的に接続され、 隣接する2画素に形成された前記リセットトランジス

所はする 2 回転に行かれてはたい。こう ピテトランジスタの活性層は 1 つの島状半導体薄膜でなることを特徴とするイメージ センサ・

【請求項5】 請求項3又は請求項4において、前記シールド電極は、前記複数の画素に共通な共通電極であることを特徴とするイメージセンサ。

【請求項6】 請求項1~5において、前記リセットト ランジスタ、選択トランジスタ及び増幅トランジスタの 活性層は多結晶シリコンで形成されていることを特徴と するイメージセンサ。

【請求項7】 請求項1~6において、前記光電変換部 は非晶質シリコンを有することを特徴とするイメージセ ンサ。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は絶縁ゲイト型トランジスタを用いたアクティン方式のイメージセンサに関するものである。また、本発明のイメージセンサはマトリクス回路と光電変換部が積層された積層構造のイメージセンサに関するものである。

# [0002]

【健来の技術】従来、イメージセンサとして、単結島シリコンを用いたCCD型やMOS型が実用化されているが、市場の多くはCCD型が占めている。近年、MOS型イメージセンサのマトリクス回路の構造に関して、増傷器を備えたアクティブ型 切物配型 が注目されている。アクティイ型では検出した光信号を増組して訴るので、S/N比が大幅に改善され、CCDに匹敵する感度が実現されている。またMOS型は起しSI、野造工程とプロース整合性が良い、周辺駆動回路をフン・チッア化が可能である。単一電源を使用するためCCDより消費電力が低い等の表所を有するので、次世代のセンサとして開発されている。

【0003】図17に従来のアクティブ方式のMOS型 イメージセンサの1面素の等値回路を示す。ここでは、 アクティブ方式のうちのフォトダイオード型のイメージ センサを示す。11面素には、フォトダイオード10と、 フォトダイオード10の下部電極の電位をリセットする リセットトランジスタ11と、フォトダイオード10で 検出された光信号を増幅するための増幅トランジスタ1 2と、信号を読み出す行を選択するための選択トランジ スタ13とを有する。

【0004】フォトダイオード10の光入射側の上部電 個は一定電位いに接続され、下部電極はリセットトランジスタ11のドレイン及び増幅トランジスタ12のゲイトに接続されている。同じ行に配置されるリセットトランジスタ11のゲイトは共通のリセット線21に接続され、同じ行に配置される選択トランジスタ13のゲイトは共通の選択線22に接続され、同じ列に配置される選択トランジスタ13のドインによび変になった。サーマンドランジスタ11と増幅トランジスタ12のソースの電位はそれぞれ電源線24により電源電低に接続されている。

【0005】アクティブ方式のMOS型センサの欠点の つた、1 画業に配置されるトランジスタが複数個ある ため、画業ピッチが大きぐなることが挙げられるが、近 年、超LSIの機細加工技術の進歩、成熱により、この 欠点は評消されつつあり、高密度のアクティブ方式のM OS型センサが歌道可能となっている。

【0006】例えば、図17に示した1画素に3つのトランジスタが配置されたマトリクス回路の場合、CMOS-VLS1の標準的な設計では、画素ビッチは15×a(aはデザインルール)となり、aが1/μ mでは、画素ビッチが15μm/ビッチとなり、0.5μmルールでは7.5μm/ビッチとなり、更に0.35μmルールでは5μm/ビッチとなり、では7.5μm/ビッチとなり、では7.5μm/ビッチとなり、では7.5μm/ビッチとなり、では7.5μm/ビッチとなり、では7.5μm/ビッチとなり、では7.5μm/ビッチとなり、では7.5μm/ビッチとなり、では7.5μm/ビッチとなり、では7.5μm/ビッチとなり、では7.5μm/ビッチとなる。

【0007】近年、イメージセンサを用いたカメラはデジタルカメラ等のパソコンや携帯情報端末向けに需要が高まり、低価格化、小型化が要求されている。この要求を達成するには、光学系(レンズ)を編小する必要がある。小型な1/3型光学系を使用するには、一般に、V GA (640×480) 規格では直蓋ギレッチを10μmとし、SVGA (800×600) 規格では画素ピッチを5μmとすればよいといわれている。能って、1/3型光学系を用いるには、VGA規格のセンサでは0.5 μmデザインルールの標準工程を採用すればよく、SV GA規格では0.35μmルールの標準工程を採用すればけい。

【0008】他方、ガラス基板やガラス基板等の絶縁性 基板上に薄膜トランジスタ (薄膜トランジスタ)を用い たイメージととサが実用化されているが、薄膜トランジ スタに非晶質シリコン湾膜が用いられているため移動度 が低く、アクティブ方式の実用化は困難であるので、そ の多くは非増幅型のパッシブ方式である。また、用途は 外メラではなく静止画像用の密着型センサである。

【0009】近年、液晶パネルの分野では、多結晶シリコンを用いた薄膜トランジスタの製造技術が積極的に開発されている。ガラス基板や石英基板上に、特性の均一

な、高移動度の多結晶シリコン薄膜トランジスタが作製 可能となり、多結晶シリコン薄膜トランジスタを用いた 液晶パネルが実用化されている。

【0010】従って、上述したアクティブ方式のセンサ において、単結晶シリコン基版上に作製されたMOSト ランジスタを多結晶シリコン薄膜トランジスタに置き換 えることで、ガラス基板や石英基板上に、カア用途の イメージセンサを形成することが実現可能である。

[0011]

【発明が解決しようとする課題】 多結晶とりコン湾腺トランジスタを用いたアクティブ方式を実現するには、薄膜トランジスタの特性を向上し、かつ均一化することが重要なポイントの1つであるが、デザインルールの刺約があるため、画素ピッチを縮小することが解決すべき最低先の課題となる。

【0012】現状では、薄膜トランジスタを作製するためのデザインルールは、小型石英基板(200mm×200mm)では1μm程度であり、ガラス基板(400mm×500mm)では2〜3μm程度である。図17に示した1画素に3つのトランジスタが配置された回路画素ピッチは、CMOSーVLS1の原準的な設計では、一般的に15×aといわれている。この計算方法を薄膜トランジスタにも適用すると、画素ピッチは石英基板の1μmルールでは15μm/ビッチとなり、ガラス基板の2μmルールでは30μm/ビッチとなる。よって、有効変災領域の水平方向の寸法は、V04期格とした場合には、1μmルールでは15μm/ビッチ×640=9・6mmとなり、2μmルールでは2倍の19・2mmとなる。

【00131現在、安価に入手できるカメラ光学系の中で最大のものは、2/3型である。しかし2/3型だ券を 柔の水平方向の寸法は約8.7mmであるため、デザインルールの小さい石英基板を用いても、アクティブ方式 のイメージセンサに2/3型光学系を採用することが不 可能である。後って書験トランジスタでイメージセンサを 製造しても光学系が大き、イメージセンサの価格が大 幅に上昇してしまう。ガラス基板は大価積で、安価なた 砂、従来の単結島シリコンを用いたMの3型及びCCD 型よりも、薄膜トランジスタ型センサの製造コストを低 くすることが可能であるが、大型光学系を用いることに より、この長所が失われてしまう。

【0014】統って、多結晶シリコン洋膜トランジスタの特性や信頼性に問題が全く無くとも、デザインルールの制約のため、2/3型以下の光学系を使用することが困難である。本発明はこのような問題点を解消して、蔣腰トランジスタを用いたアクティブ方式のイメージセンサにおいて、画業ピッチを縮小するための平面配置および、業子構造を提供することを目的とする。

[0015]

【課題を解決するための手段】上述した課題を解決する

ための本売門のイメージセンサは、絶縁表面を有する基 成上に形成され、光電変換器と、前記光電変換器で検出 された光信号を読み出すマトリクス回路とか報閲されて なり、複数の画業を有するアクティブ方式のイメージセ ンサに関するものである。積層構造とすることによっ て、1 面響等とりの占有面積を小さくする。

【0016】アクティブ方式のマトリクス回路は、信号 線、電源線、リセット線及び選択線と、前記画業ごとに 形成されたリセットトランジスタ、選択トランジスタ及 び増幅トランジスタとを有する。本発明ではこれらトラ ンジスタを薄膜トランジスタで形成することを特徴とす

[0017] 更に本発明のイメージセンサは、隣接する 2つの前記画素において、前記リセットトランジスタ及 び前記増隔トランジスタは共通の前記電源線に電気的に 接続され、かつ前記選択トランジスタは異なる前記信号 線に電気的に接続されていることを特徴とする。

【0018】即ち本発明は、2つの画素において電源線を共有することで、1画素当たりの配線数を削減して、 画素ビッチの縮小化を図るものである。

【0019】更に、本発明では、画素ピッチを小さくす るために、電源線を共有している開接するご画素に形成 されるリセットトランジスタ、選択トランジスタ及び増 幅トランジスタ全でも1つの島状半導体障限に形成する ことを特徴とする。画業ピッチを増大する1つの要因に コンタクトホールが挙げられる。コンタクトホールを形 成するにはマスクのアライメント等の製造マージンが必 要となるためである。

【0020】本発明では、2画業に形成される薄膜トランジスタの活性層を1つの熱快半導体準膜で形成したの
、各薄膜トランジスタを接続するためのコンタクトホールが下翼になり、画業ピーチを小さくできる。更に、リセットトランジスタ及び増陥トランジスタを電源線に接続するためのコンタクトホールを2つの画業にて共通化できるという効果も得ることができる。

【0021】更に他の発明のイメージセン寸は、前記で トリクス回路の信号線、選択線及びリセット線と、前記 光電突換器の下部電極との間に、電源電位に固定された シールド電極を形成し、前記リセットトランジスタ及び 前記増幅トランジスタを前記シールド電極に電気的に接 続することを特徴とする。

【0022】シリコン基板に形成されるイメージセンサでは、シリコン基板に一定電位に固定できるため、マトリスへ国際の配板の電位変動が光電変換部の下部電極の電位に与える影響はあまりたきなものになんない。しかし、本毎明では絶縁表面にイメージセンサを形成するため、マトリクス回路の電位変動による下部電極のノイズ発生は大きで開展となる。

【0023】そのため、本発明では電源電位に固定されたシールド電極によって、光電変機部の下部電極とマト

リクス回路の信号線、遊訳級及びリセット線の間に等電位面を形成し、前記光電変換部の下部電極をシールドする。更に電源線を形成する代わりにこのシールド電極によって、増幅トランジスタ及びリセットトランジスタに動作電力を保給することによって、配線数を削減するこの画素に形成された前記リセットトランジスタ、選択トランジスタ及び増幅トランジスタの活性層を1つの島状半導体薄膜で構成することによって、画素ビッチの縮小室図る。

#### [0025]

【実施例】 以下図1~図16を用いて、本発明の実施 例を詳細に説明する。

【0026】 【実施例1】 本実施例はアクティブ型の イメージセンザに関するものであり、マトリクス回路と 光電変換施が積層構造をなす、マトリクス回路は途来例 と同様に、1 画業に3 つのトランジスタを有する。本実 施例ではこれらのトランジスタは絶縁表面に形成された 薄膜トランジスタで形成されている。

【0027】図1は本実施例のイメージセンサの2×2 画素の等価回路図である。本実施例では、破線で囲む うに同一行において隣接する2画素が単位ユニット10 0となる。行ごとに選択線101及びリセット線102 が配列され、列ごとに信号線103が配列されている。 更に、電力を供給するための電源線104が信号線10 3に平行に、かつ2列ごとに配列されている。電源線1 04を開接する2列で共有することで、1画素当たりの 配線数が少なくなり、画素ビッチを小さくすることができる。

【0028】各画業には、選択トランジスタTs、増橋トランジスタTa、リセットトランジスタTiかれたぞれ形成されている。同じ行に形成される選択トランジスタTsのゲイトは共通の選択線101に接続され、同じ行に形成されるリセットトランジスタTiのゲイトは共通のリセット線に接続されている。また、増橋トランジスタTaのゲイトは調査ごとにフォトダイオードPDに接続されている。

【0029】図1において黒丸はコンタクトホール105~107も示している。コンタクトホール105~107は各トランジスタの活性限に形成されたツース/ドレイン領域を配線に接続するためのものである。同一列と配置される選択トランジスタ下のドレイン領域はコンタクトホール105を介して共通の信号線103に接続されている。各画素において、増幅トランジスタTaのグトト電極及びリセットトランジスタTrのソース領域は、共通のコンタクトホール106を介してフォトダイオード(光電変換部)PPの下部電板に接続されている。

【0030】また、単位ユニット100内の2つの増幅 トランジスタTa及び2つのリセットトランジスタTrのソ ース領域は、1つのコンタクトホール107において電 源線104に接続されている。単位ユニット100を構 成する2画素において、電源線104に接続される全て の薄膜トランジスタのコンタクトホール107が共涌化 されているため、1画素当たりのコンタクトホール数が 削減され、画素ピッチの縮小化が図れる。

【0031】更に、本実施例では単位ユニット100を 構成する隣接する2つの画素に形成される全てのトラン ジスタの活性層を1つの島状半導体薄膜に形成すること によって、画素の占有面積の削減を図る。

【0032】本実施例のイメージセンサの動作方法は一 般的なアクティブ方式のイメージセンサと同様であり マトリクス回路では光電変化部で検出された光信号は増 幅されて、読み出されている。1フレーム分の映像信号 が検出されると、リセット線104からリセットパルス 信号が入力されて、リセットトランジスタTrがオン状態 となり、フォトダイオードPDの下部電極及び増幅トラン ジスタTaの電位が電源電位にリセットされる。リセット トランジスタTrが非選択時では、増幅トランジスタTaの ゲイト電極は浮遊状態とされる。フォトダイオードPDに おいて入射した光が電荷に変換され萎精される。この電 荷によりフォトダイオードPDの下部電極の電位が電源電 位から微少に変化する。下部電極の電位の変動は増幅ト ランジスタTaにおいて、ゲイト電極の電位変動として検 出されて、ドレイン電流として増幅される。選択線10 1から選択パルス信号が入力されると、選択トランジス タTsはオン状態とされ、増幅トランジスタTaから出力さ れたドレイン電流が映像信号として信号線103に読み 出される。

【0033】以下、図2~6を用いて、本実施例のイメ ージセンサの作即工程を説明する。図2~図5は本実施 例のイメージセンサの作製工程を説明する平面図であ る。図6は本実施例のイメージセンサの概略の断面図で あり、図6(A)は図2~図5の線A-A'による断面 図示であり、選択トランジスタTs及び増幅トランジスタ Taのチャネル長方向の断面が図示されている。図6

(B)は図2~図5の線B-B'による断面構造が図示 され、リセットトランジスタTrの断面構造が図示されて WZ.

【0034】本実施例では、配線の偏や、配線と配線等 の間隔や、コンタクトホールのサイズ等の値がデザイン ルールaに従って設計されている。絶縁表面を有する基 板201として、石英、合成石英、無アルカリガラス、 ホウケイ酸ガラス等の基板を用いることができる。更 に、これら基板表面に絶縁性下地膜として酸化珪素膜や 窒化珪素膜が形成された基板を用いることができる。基 板201上には、図2に示すように単位ユニット100 ごとに多結晶シリコンでなる島状領域202が形成され る。島状領域202には単位ユニット100に形成され る6つの薄膜トランジスタの活性層が形成される。

【0035】島状領域202を形成するには、先ずプラ

ズマCVD法によって非品質シリコン膜を20~150 nmの厚さに成膜し、エキシマレーザ光を照射して多結 品化する。非晶質シリコン膜の結晶化方法として、SP Cと呼ばれる熱結晶化法、赤外線を照射するRTA法、 熱結晶化とレーザアニールとを併用する方法等を用いる ことができる。そして、多結晶化されたシリコン膜をパ ターニングして、図2に示すように島状領域202を各 単位ユニット100ごとに形成する。次に島状領域20 2にホウ素5×10<sup>16</sup>~30×10<sup>16</sup>atoms/cm³の濃度 でチャネルドープする。チャネルドープは島状領域20 2のパターニング前に行ってもよい。

【0036】次に、図6に示すように、これら島状領域 202を覆うゲイト絶縁膜203を形成する。ゲイト絶 緑膜203はシラン(SiHa)とNoOを原料ガスに用 いて、プラズマCVD法で50~200nmの厚さに形 成する。また基板201に耐熱性が良い石英基板を用い た場合には、ゲイト絶縁膜203を厚さ50~150n mの熱酸化膜を形成することも可能である。

【0037】次に、図3に示すように、第1層目の配線 となる信号線101、選択線102を構成するA1、C rや導電性ポリシリコン膜等の導電膜を成膜する。この 導電膜をパターニングして選択線101、リセット線1 02及び増幅トランジスタTaのゲイト電極206を形成

【0038】選択線101には選択トランジスタTsのゲ イト電極204が一体的に形成され、リセット線102 とリセットトランジスタTrのゲイト電極205が一体的 に形成される。増幅トランジスタTaのゲイト電極206 が形成される。増幅トランジスタTaのゲイト電極206 はリセットトランジスタTrの活性層が形成される部分に オーバーラップして形成されている。これは、増幅トラ ンジスタTaのゲイト電極206及びリセットトランジス タTrのドレイン領域と、フォトダイオードの下部電極と の接続を容易にするためである。選択線101及びリセ ット線102の幅はデザインルールaとする。

【0039】次に、ゲイト電極204~206をマスク にして、島状領域202にN型の導電性を付与するリン をドーピングする。ドーピング後、加熱処理もしくはレ ーザ照射によりドーピングされたリンを活性化すると共 に、ドーピングにより損傷された島状領域の結晶性を改 善する。この工程において、島状領域202のゲイト電 極204~206によりマスクされた領域は実質的に直 性の導電性が維持され、選択トランジスタTr、リセット トランジスタTs及び増幅トランジスタTaのチャネル形成 領域207、208、209としてそれぞれ画定され る。またリセットトランジスタTrの活件層で、増幅トラ ンジスタTaのゲイト電極206がオーバーラップしてい る領域210も真性の導電性が維持されている。他方、 島状領域202のゲイト電極204~206によりマス クされていない領域は、N型のソース/ドレイン領域と

なる。

【0040】次に、第10層間絶縁観211として厚さ 200~600nmの酸化性素酸を形成する。そして グイト絶縁膜203及び第1の層間絶縁膜211に、選 択トランジスタTsのドレイン領域に整合するコンタクト ホール105、増幅トランジスタTaのゲイト電枢206 及びリセットトランジスタTroドレイン領域に整合する コンタクトホール106、増幅トランジスタTa及びリセ ットトランジスタTroリース領域に整合するコンタクト ホール107を形成する。

【0041】100nmのチタン膜、300nmのアル ミニウム膜、100nmのチタン膜でなる積層膜を形成 しパターニングして、図4に示すように、信号線10 電源線104及び、フォトダイオードPDの下部電極 との接続用の電極212を形成する。信号線103はコ ンタクトホール1 0 5を介して選択トランジスタTsのド レイン領域に接続される。電源線104はコンタクトホ ール107を介して、単位ユニット100に配置される 全ての増幅トランジスタTa及びリセットトランジスタTr のソース領域に接続される。電極212はコンタクトホ ール106を介して、増幅トランジスタTaのゲイト電極 206及びリセットトランジスタTrのドレイン領域に接 続される。信号線103及び電源線104の幅は、薄膜 トランジスタとの接続部を除いてデザインルールaとす る。以上の工程によってマトリクス回路が完成する。 (図4.6)

【0042】本実施例では、隣接する2画素でなる単位 ユニット100に配置される6つの薄膜トランジスタ全 て1つの島状領域202に形成するため、異なる薄膜ト ランジスタのソース/ドレイン領域を電気的に接続する ためのコンタクトホールが不要である。よって、この単 位ユニットに配置される各2つの増幅トランジスタTa、 リセットトランジスタTr、計4つの薄膜トランジスタを 電源線104に接続するためのコンタクトホール107 が1つでよく、水平方向の画素ピッチが縮小される。 【0043】次に図6に示すように、マトリクス回路と 光電変換部 (フォトダイオードPD) を層間分離するため の第2の層間絶縁膜213を基板201全面に形成す る。第2の層間絶縁膜213としては、下層の凹凸を相 殺して、平坦な表面が得られる平坦化膜が好ましく、例 えばボリイミド、ポリアミド、ポリイミドアミド、アク リル等の樹脂膜や、酸化珪素やPSG等の酸化珪素系塗 布膜を用いることができる。また、第2の層間絶縁膜2 13の表面層は平坦化膜とし、下層は酸化珪素、窒化珪 素、酸化窒化珪素等の無機絶縁材料の単層、多層として も良い。本実施例では、第2の層間絶縁膜213として ボリイミド膜を $1.5 \mu m$ の厚さに形成する。

【0044】次に、第2の層間絶縁膜213に電極21 2に整合するコンタクトホール214を形成する。次 に、PIN接合を有するシリコン層を有するフォトダイ オードPDを形成する。先ずフォトダイオードPDの下部電 極221を構成するT1、Cr、M の等の金属膜を形成 する。本実態例では等電膜として厚さ200 nmのチタ ン膜をスッパタ法で成膜する。次に下部電極221とオ ニッツを接合するリンを含んだn型の非晶質シリコン膜 を30~50 nmの厚さに、ここでは30 nmのの厚 成膜する。n型射晶質シリコン膜及びチタン膜/ヤターニ ングして、図5に示すように画素ごとに電気的に分離さ れ、電極212に接続された下部電極21、下部電極 221と同一パターンの月22を形成する。

【0045】次に、i型の水素化非晶質シリコン膜を  $1\sim 2\mu$ m、ここでは $1.5\mu$ mの限厚に成映する。連続して、ホウ素を含んだp型の非晶質シリコン酸を  $30\sim 100$  nmの厚さに、ここでは50 nmの厚さに成膜する。この結果、層2.2、i層2.23、 p層2.24 上上上部配限をる光電変換層が成ざれる。p層2.24 上上上部配限を成膜する。ここでは1.20 nmの1 TO膜を上部電配を 2.52 として形成する。上部電極2.251 は全ての画案に共通に体的に形成される。以上によりフォトダイオードPDが完成する。

【0047】本実施例では、図5に示すように、隣接するフォトダイオードPPの下部電極221の隙間には、単位ユニット10内では電源電位に固定された電源線104のみが存在する。他の無位ユニット100間では、下部電極221にの関係にデザインルールaの幅だけ選択線101、リセット線102及び信号線103が存在している。従うて、関接する下部電極221との隙間には、電位が突動する配線101~103が殆ど存在しないため、これらの配線101~103の電位変動によって発生する下部電位221との電位変動を担けてもる。

【0048】他方、光入射側では、上部電極225は全 画素に共通な共通電極の構造を有し、受光領域外部にて 所定の固定電位に接続されている。よって下部電極22 1の光入射側よ上部電極225が作る等電位面にシール ドされている。

【0049】本実施例では、画案ピッチ(水平×垂直)は11a×13a(aはデザインルール)となる。 最 はイメージセンケの画素規格では、画素数の水平: 垂直 比は4:3である。よって画素ピッチの水平: 垂直比は3:4が理想的である。よって光学系を小型化する上で画素ピッチの大きさの律則は水平方向の画素ピッチとなり、垂直方向のピッチは水平方向のピッチを3とした場合に4を超えないように設計される。

【0050】従来例で述べたように、CMOS-VLS 1の標準的な設計では画業ビッチは15 aであるが、本 実施例では、特に水平方向の画業ビッチが縮小化され、 11 aとすることが可能である。例えば、デザインルー ル aを1 μ m とし、画素規格をVGA(640×48 0)とした場合には、有効変光領域の水平方向の長さ は、11×1 μ m × 640=7.04 m m となり、2/ 3インチの光学系を使用することが可能になる。

【0051】【実施例2】 本実施例は、実施例1のマトリクス回路の変形例である。図7は本実施例のイメージセンサの2×2面素の等価回路図である。図8は本実施例のマトリクス回路の販売的な平面図である。実施例1と異なる点は、選択トランジスタTsを2つのゲイト電極を有する、いわゆるマルチゲイト構造した点である。図7、図8において図1、図4と同じ符号は同じ構成要素を示す。

【0052】図8に示すように、選択線101には選択トランジスタ7sの2つのゲイト電路301、302が一体的に形成されている。また実施例1と同様に単位ユニット300に形成されるそでの選膜トランジスタの活性層は1つの島状領域303に形成されている。光電変換部(フォトダイオードPD)は実施例1と同様に形成すれて良く、図8において大線で示す更形の領域304が下部電極の平面・ゲーンを示す。

【0053】本実施例では、選択トランジスタがは2つのトランジスタが値列に採続された構造とすることで、 非選択時の選択トランジスタがのリーク電流の低減を図っている。非選択時に選択トランジスクでから電流がリークすると、信号線から出力される信号電流が残少してしまう。また、このリーク電流は他の画業から出力された信号電流に対してノイズとなる。本実施例では、選択トランジスタ『sをマルチゲイト型とすることによって、これら2つの問題点を解消する。

【0054】本実施例では、選択線101には選択トランジスタ「sの2つのゲイト電極301、302を形成するため、水平方向の画素セッチが13a(aはデザインルール)となり実施例1よりも大きくなってしまうが、隣接する2つの列において電源線104が共有されているため、従来の画素ピッチ15aよりも縮小化されている。

【0055】[実施例3] 本実施例は、実施例1のマ

トリクス回路の変形例である。図9は本実施例のイメージセンサの2×2画素の等価回路図である。図10は本 実施例のマトリクス回路の最大的な平面図である。実施 例1と異なる点は、リセットトランジスタTrを2つのゲ イト電盤を有するいわゆるマルチゲイト構造した点であ る。図9、図10において図1、図4と同じ符号は同じ 構成要素を示す。光電変換部(フォトダイオードPD)は 実施例1と同様に形成すれば良く、図10において太線 で示す矩形の領域314が下部電極が形成される領域を 示す。

【00561図10に示すように、選択線102にはリセットトランジスタfrの2つのゲイト電極311、31 2が一体的に形成される。また実施例1と同様に単位ユニット310に形成される全ての薄膜トランジスタを構成する活性層は1つの島状領域313に形成されている。また未実施例では、水平方向の画業ピッチが12a (aはデザインルール)となり、実施例1よりも大きくなってしまうが、隣接する2つの列において電源線10 4が共有されているため、従来例の画業ピッチ15aよりも縮かすることができる。 【0057】本実施例では、リセットトランジスタfrit

2つのトランジスタが値列に接続された構造とすること、非選択時のリセットトランジスタ打つのリーク電流が 低減を図っている。非選択時にリセットトランジスタ打から電流がリークすると、この時には浮遊状態とされている増編トランジスタ1なのがイト電極206の電位が大見してしまった。 担にしまう、増編トランジスタ1なで増編される電流の大きさはそのゲイト電極の電位が近昇してしまうと、増幅トランジスタ1なから出下してしまうと、増幅トランジスタ1なから出下してとまうと、単価トランジスタ1なから出力されるドレイン電流は減少してしまい。その画業から読み出される信争電流が小さくなってしまう。この結果、解像度の低下や映像の明るさムラが生してしまう。本次施附では、リセットトランンスタ1なアセットチゲイト型とすることによってリーク電流

【0058】【実施例4】 本実施例3、実施例1のマトリクス回路の変形例である。図11は本実施例のイメージセンサの2×2画素の等価回路図である。図12は本実施例のマトリクス回路の模式的な平面図である。実施例1と異なる点は、選択トランジスタTs及びリセットトランジスタTrを2つのゲイト電極を有するいわゆるマルチゲイト構造した点である。図11、図1において図1、図4と同じ符号は同じ構成要素を示す。

を低減し、この問題を解消することができる。

【0059】 選択線101 には選択トランジスタ下sの2 のガイト電極321、322が一体的に形成され、リ セット線102にはリセットトランジスタドの2つのゲ イト電極323、324が一体的に形成される。また、 単位ユニット320に配置される6つの薄膜トランジス 夕の活性層は1つの鳥状領域325で構成されている。 光電変壊離7フォトダイオードPD) は実施例1と同様に 形成すれば良く、図12において太線で示す矩形の領域 326は下部電極の平面パターンを示す。

[0060] 本実施例では、選択トランジスタ下a及びリ セットトランジスタTrをダブルゲイト構造とすることに よって、実施例2及び実施例3で示した、選択トランジ スタTs及びリセットトランジスタTrのリーク電流に起因 する問題点を同時に解消することができる。なお、本実 施例では水平方向の画素ピッチは実施例2と同じ13a (aはデザインルール)である。

【0061】以上の実施例1~4では絶縁表面上に形成されたイメージセンサについて説明したが、単結晶シリコン基板上に形成した場合でも本発明の素子の平面構造を採用することによって、画素セッチの縮小という効果を得ることができるのは明らかである。

【0062】 [実施例5】 図13~図15は本実施例のイメージセンサの作製工程を説明する平面図である。図16は本実施例のイメージセンサの断面図であり、図16(A)は図13~15の線A-A'による断面図であり、主に選択トランジスタTaのチャネルの断面が図示されている。図16(B)は図13~図15の線B-B'による断面図であり、リセットトランジスタTaである形面が図であり、リセットトランジスタTaである形面図であり、リセットトランジスタTaである形面図であり、リセットトランジスタTrの断面が図示されている。

【0063】実施例1~4では画素を高密度化するために、フォトダイオード印(光電変貨器)とマトリクス回路を積層した構造とした。しかしながら積層構造としたため、フォトダイオードの下部電極がマトリクス回路の信号線等の配線を重なることを回避することは困難である。マトリクス回路の配線と重ならないように下部電極を形成すると、有効受光面積が小さくなってしまい不紹々である。

【0064】下部電極がマトリクス回路の配線と重なると、マトリクス回路の配線の電位変動によってフォトダイオードの下部電極の電位変動によってフォトダイオードの下部電極の電位が変動し、光電変換能で検出された光信号に雑音として混入してしまう。特にアクティブ方式のマトリクス回路では、増幅トラシジスタによってこの雑音をも増幅されるの、センサ感度向上の大きな障害となる。

【00651》リコン基板に形成されるイメージセンサは、基板が接地電位等の一定電位は固定されるため、マトリクス回路記録の電位変動によるイイズは、ガラス基板や石英基板を用いた場合よりもそれほど大きくはならない。実施例1~4では開接する下部電極の関間には電が突動する近似着103分階と存在しないようにして、下部電極221のノイズ発生を低減するようにした。本実施例では下部電極のノイズ発生の防止効果をさらに高めた素子構造に関するものである。

【0066】本実施例では、マトリクス回路の配線と下 部電極の間に導電性層を設けて、この導電性層の電位を 固定する構成を採用する。この構成によりマトリクス回 路の配線と下部電極との間には固定された等電位面が形成されるため、マトリクス回路の配線の電位の突動は下 部電極に全く影響を与えない。ここでは、導電性層が作 会等電位面によって下部電極がノイズからシールドされ るため、この導電性層をシールド電極と呼ぶ。

【0067】更に本実施例では、シールド電極を動作電 源に固定して、電源線の代わりにシールド電極によって 増幅トランジスタTa及びリセットトランジスタTrに電力 を供給して、耐袋数を少なくしている。

【0068】未実施例のマトリクス回路の作更工程は実施例1とほぼ同様である。実施例1との主な相違点は電源線104のパターンの変更及び、シールド電路等の第3層目の配線を形成する点である。単位ユニット400は同一行に配置された明接する2両雲で構成される。先ず図13に不止しまで、単位ユニット400とに多結晶シリコン膜でなる島状領域502が形成される。島状領域502のパターンは実施例1の島状領域202と同じにすればよい。

【0069】次に島状領域502を覆うゲイト総総戦503が円域され、ゲイト総総戦303上には第1周目の配線となる選択線401、リセット線402か幅成される。選択線401及びリセット線402か幅はデザインルールをする。また選択線401には選択トランジスクトのでイト電極504が一体的に形成され、リセット線402とリセットトランジスタ下のゲイト電極505が一体的に形成される。更に、増幅トランジスタTaのゲイト電極505が一体的に形成される。更に、増幅トランジスタTaのゲイト電極506が所成される。

[0070]次に、ゲイト電振504~506をマスク にして、島状側域502にN型の導電性を付与するリン をドーピングする。ドーピング後、加熱処理もしくはレ 一ザ照射によりドーピングされたリンを活性化すると共 に、ドーピングにより損傷された島状領域の結晶性を改 普する。

【0071】この工程において、島状領域502のゲイト電極504~506によりマスクされた部分は実質的に真性とを対議化ランジスタTr、リセットトランジスクTs及び増幅トランジスタTaのチャネル形成領域507、508、509がそれぞれ形成される。リセットトランジスタTrの活性層においてゲイト電極506がイバーラップされている領域は責性の領域510となる。他方、島状領域5020ゲイト電極506によりマスクされていない領域は1型のソース/ドレイン領域となる。

【0072】 次に、第1の層間絶縁勝511として厚さ 200~600 nmの酸性非悪腹を形成し、選択トラン ジスグfsのドレイン領域に整合するコンタクトホール4 05、増幅トランジスグfaのゲイト電極506及びリセットトランジスグfrのドレイン領域に整合するコンタク ホール406、増幅トランジスグftの及びリセットトランジスグftのゲース領域に整合するコンタクトホール4 0.7が形成される。

【0073】チタン膜、アルミニウム膜、チタン膜でなる積層膜を形成しパターニングして、図13に示すように、第2層目の配線である信号線403と、シールド電をとの接続用の電極512及びフォトゲイオードの下部電板との接続用の電極513が形成される。

【00741信号線403は列ごとに形成され、選択トランジスタ1sのドレイン領域にコンタクトホール405 において電気的に接続されている。電極512は単位ユニット400円の2つの増幅トランジスタ1a及びリセットトンジスタ1mのメニ領域にコンタクトホール407において接続されている。電極513は画素ごとに形成され、増幅トランジスタ1mのゲイト電低506及びリセットトランジスタ1mのゲイト電低506及びリセットトランジスタ1mのボール406において電気的に接続されている。信号線403は海膜トランジスタとの接続部を除いてその幅はデザインルールaとする。以上のT程により、イメージセンサのマトリクス回路が完成する。(図13及び図16)

【0075]本実施例も実施例1と同様にでは、隣接する2画素でなる単位ユニット400に配置される6つの 環膜トランジスタを1つの島状領域502に形成するため、薄膜トランジスタのソース/ドレイン領域を電気的に接続するためのコンタクトホールが下要である。よって、この単位ユニット400に配置される各2つの増展トランジスタfx、リセットトランジスタfx、即ち計4つの薄膜トランジスタfa、フない電極512が1つでよく、画素ビッチの解り体につながる。

【0076】本実施例の単位ユニット400は実施例1の電源線104を電極512に変形したのみであり、画素ピッチ (水平×垂直) は実施例1と同じ11a×13a(aはデザインルール)にすることができる。

【0077】次に図16に示すように、マトリクス回路 と光電変換器(フォトダイオードPD)を周間分離するた めの第2の周間絶縁膜514としては、下層の凹凸を相 殺して、平坦な表面が得られるポリイミド、ポリアミ ド、ポリイミドアミド、アクリル等の関胎酸や、PSG や骸化珪素等の酸化珪素等の途布膜を用いることができ る。また、第2の周間絶縁膜514の表面層は平坦な表面 面を得るため樹脂膜とし、下層は酸化珪素、酸化珪素、 酸化窒化珪素等の無機絶縁材料の単層、多層としても良 い。未実施例では、第2の層間絶縁膜514としてPS 6膜を100~300 mmの夢気に形成する。

【0078】次に、第2の層間絶縁膜514に電極51 2、513に経合するコンタクトホール515、516 を形成する。そしてクロム膜を50~150nmの厚さ に成膜レパケーニングして、電極512に接続されるシ ールド電極517及び電極513に接続される電極51 8を形成する。電極518は画案ごとに形成される。シ ルルド電極517は、電極518が形成される部分を いて、全ての画案に対して一体的に形成された共通電極 の精適をとる。またシールド電極517は安光領域外部 で電源電位に接続されている。この接続構成によって、 単位ユーット400に配置された各2つの増幅トランジ スタT&及びリセットトランジスタTrのソース領域が電源 電位に接続される。

【0079】次に図16に示すように、マトリクス回路 と光電変換部(フォトダイオードPD)を層間分離するた めの第3の層間絶縁膜519を基板501全面に形成す る。第3の層間絶縁膜519も第2の層間絶縁膜514 と同様に樹脂膜や、PSGや酸化珪素等の酸化珪素系の 塗布膜等の平坦化膜が好ましい。本実施例では、第3の 層間絶縁膜519としてPSG膜を100~300nm の厚さに形成する。そして、図15に示すように電極5 18に整合するコンタクトホール520を形成する。 【0080】次に、フォトダイオードPDの下部電極52 1を構成する厚さ200nmのチタン膜と、下部電極5 21とオーミック接合用のn層222を構成するリンを 含んだn型の非晶質シリコン膜を30nmの厚さに成膜 する。n型非品質シリコン膜及びチタン膜パターニング して、図15に示すように画素ごとに電気的に分離さ れ、電極517に接続された下部電極521、下部電極 521と同じ平面パターンのn層522を形成する。 【0081】次に、i層523としてi型の非晶質シリ コン膜を1~2μmの膜厚に成膜し、連続して、p層5 24としてホウ素を含んだp型の非晶質シリコン膜を3 0~100nmの厚さ成膜する。この結果n層522. i層523、p層524でなる光電変換層が形成され る。p層524上に上部電極を構成するITOもしくは SnO。等の透明導電膜を成膜する。ここでは120n mのITO膜を上部電極525として形成する。上部電 極525は全ての画素に共通に一体的に形成される。以 上によりフォトダイオードPDが完成する。上部電極52 5は受光領域外部にて所定の固定電位に接続されてい る。このため、下部電極521は光入射側では上部電極 525が作る等電位面にシールドされる。

【0082】更に、図15に示すように、フォトダイオードPDの下部電機521とマトリクス回路の間には、電位が突動する配線401~403を覆ってシールド電極517が形成されているため、下部電極521をマトリクス回路から発生するノイズから遮蔽できるという効果も得ることができる。

【0083】なお、本実施例のシールド電極517を実施例2~4に示すイメージセンサにも適用することが可能である。

【0084】実施例1~5において、イメージセンサを 可視光に対して透明なガラスや石英等の絶縁基板上に形 成し、またトランジスタを薄膜トランジスタで構成した め、液晶表示装置とのプロセス整合性があり、同一基板 上に形成することが可能である。更に、絶縁基板上に形成 成したため、従来の単結晶シリコン基板上に形成したイ メージセンサよりも製造コストが安いので、実施例1~ 5に記載されたイメージセンサを単体でデジタルカメラ や、カメラー体型VTR等の撮影機器に組み込むこと で、安価にこれらの撮影機器を提供することが可能にな る。

# [0085]

【発明の効果】本発明は絶縁表面に形成される湂膜トラ ンジスタを用いたアクティブ方式のイメージセンサであ って、開検ぎる2つの画素において電源線を共有するこ とで配線扱が削減される、更に、この2つの画素に配置 される薄膜トランジスタの活性層を1つの島状半導体薄 膜で構成することによって、コンタクトホール数が削減 されるので、画素ピッチが縮される。

(7.6の) (、画系にサアが幅は7.6% ( 7.6% ) ( 7.6%

# 【図面の簡単な説明】

【図1】実施例1のイメージセンサの2×2画素の等価 同数図

【図2】実施例1のイメージセンサの作製工程を説明する平面図.

【図3】実施例1のイメージセンサの作製工程を説明する平面図。

【図4】実施例1のイメージセンサの作製工程を説明する平面図。

【図5】実施例1のイメージセンサの作製工程を説明する平面図.

【図6】実施例1のイメージセンサの断面図。

【図7】実施例2のイメージセンサの2×2画素分の等

#### 価回路図。

【図8】実施例2のマトリクス回路の平面図。

【図9】実施例3のイメージセンサの2×2画素分の等 価回数図

【図10】実施例3のマトリクス回路の平面図。

【図11】実施例4のイメージセンサの2×2画素分の 等価回路図。

【図12】実施例4のマトリクス同路の平面図、

【図13】実施例5のイメージセンサの作製工程を説明 する平面図

【図14】実施例5のイメージセンサの作製工程を説明 する平面図。

【図15】実施例5のイメージセンサの作製工程を説明 する平面図。

【図16】実施例5のイメージセンサの断面図。

【図17】従来例のアクティブ方式のイメージセンサの 等価回路図。

# 【符号の説明】

Ts 選択トランジスタ

Ta 増幅トランジスタ

Tr リセットトランジスタ

101 401 選択線

102 402 リセット線

103 403 信号線 104 電源線

105 106 107 コンタクトホール

201 基板

202 島状領域

204 404 選択トランジスタのゲイト電極

205 405 リセットトランジスタのゲイト電板

206 406 増幅トランジスタのゲイト電極

221 521 下部電極


222 522 n層


223 523 i層

224 524 p層

225 525 F部電板


516 シールド電極






【図6】

【図7】





(マトリクス国格)

401: 天田成 401: 101歳 403: 日子級

401: 101 チャトルル

511: 1シールド電影との認思問電板

51: 11/0・パートで展展との認思問電板


75: 14(ア・ドートで展展) 507: ティネル原金製菓


15: 14(ア・ドートランジスタ 506: デイト電板 507: ティネル原金製菓


17: 14(ドーランジスタ 506: デイト電板 507: ティネル原金製菓

17: 14(日・ランジスタ 506: ディール電 507: ティネル原金製菓


17: 14(日・ランジスタ 506: ディール電 507: ティネル原金製菓







[図16]



(B) 禁B-B'による断面図

# [マトリクス回路]

401: 選択版 402: 959)装 403: 信号級 519: シールド型値 512: シ・ルド電極との接続用電板


513,517:7+19\*(か-1\*の下部電視との接続所電機

11: 選択トフンジスタ 504: ゲイト電源 507: チャネル形成領域 17: キャナトランジスタ 505: ゲイト電振 508: チャネル形成領域 18: 増福トランジスタ 506: ゲイト電振 509: チャネル形成領域

#### 【フォトグイオード (光電変換部)】

521:下部電板 522:n划 523:i層 524:p湯 225:上部収極

# 【図17】



従来のアクティブ方式のイメージセンサの等面回路図